毕业设计总结11篇

毕业设计总结一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因下面是小编为大家整理的毕业设计总结11篇,供大家参考。

毕业设计总结篇1

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

二、设计要求

（1）设计指标

①时间以12小时为一个周期；

②显示时、分、秒；

③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；

⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

（2）设计要求

①画出电路原理图（或仿真电路图）；

②元器件及参数选择；

③电路仿真与调试；

④pcb文件生成与打印输出。

（3）制作要求自行装配和调试，并能发现问题和解决问题。

（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1、数字钟的构成

数字钟实际上是一个对标准频率(1hz)进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

(a)数字钟组成框图

(b)cmos晶体振荡器（仿真电路）

2、晶体振荡器电路

3、时间记数电路，秒个位计数单元为10进制计数器，无需进制转换，只需将qa与cpb（下降沿有效）相连即可。cpa（下降没效）与1hz秒输入信号相连，q3可作为向上的进位信号与十位计数单元的cpa相连。

经过紧张而辛苦的四周的课程设计结束了，看着自己的设计。即高兴又担忧，高兴的是自己的设计终于完成啦，担忧的是自己的设计存在很多的不足。

课程设计是我们专业课程知识综合应用的实践训练，着是我们迈向社会，从事职业工作前一个必不少的过程。千里之行始于足下，通过这次课程设计，我深深体会到这句千古名言的真正含义。我今天认真的进行课程设计，学会脚踏实地迈开这一步，就是为明天能稳健地在社会大潮中奔跑打下坚实的基础。

毕业设计总结篇2

毕业设计终于做好了，通过这么长时间的努力，终于有了结果。在这期间有过攻克难关的笑容，也有过遇到困惑的愁苦，...

(想阅读全部图文内容，您需要先登陆！)

点击微信扫一扫登陆